低温等离子体蚀刻简介

       在过去的几十年中，以超大规模集成电路(ULSI)为代表的半导体技术一直以约每两年个技术节点的脚步追随着摩尔定律迅猛发展。1958年杰克・基尔比发明的集成电路板上只有5个元件，而英特尔公司量产的10nm技术的逻辑芯片上1mm2封装了1亿な80万个品体管。半导体技术的发展和成本的降低离不开品圆尺す的增加。如图2.1所示，品圆的尺す在过去的五十多年中从50mm增长到300mm，并且还有可能会进一步增长到450mm从一片切割好的硅品圆片上，一步一步地形成终的芯片产品，过程十分复杂。主要工艺包括光刻( Lithography)等离子体刻( Plasma Etch)、薄膜沉积(PVD，CV)、化学机械研(CMP)、离子注入(1MP)等。而本书所关注的等离子体蚀刻技术，是半导体生产中重要的工艺之一。其重要性以及挑战性随着半导体技术的发展而日益突出。低温等离子体蚀刻的一个突出特点就是空间尺度和时间尺度跨度相当大，需要在一片直径为300mm的品圆上进行以埃(A)为单位的微观加工操作。如图2.2所示，时间尺度上也从电子响应时间的纳秒级别一直到整片晶圆蚀刻完毕所需要的宏观的分钟级别。这种时间和空间的跨度能很好地反映了超大规模集成电路制造以及等离子蚀刻技术所面临的挑战。

       低温等离子体技术在光刻胶改性、材料表面处理、光刻胶友化、离子注入以及等离子体增强化学气象沉积工艺等方面也有广泛应用日。本章将会对等离子体概念、低温等离子体蚀刻等离子体做刻机台以及先进等离子体做刻技术进行介绍。